解读FPGA芯片SOPC发射端电路设计

接线图 2023年01月06日 19:09 213 admin

　　本文设计基于FPGA 芯片EP3C16Q240C8N 的片上可编程系统，该系统可用于实现IFFT运算和接口模块，利用可嵌入到此FPGA 芯片的NiosII 软核处理器来实现数据传输和控制。功能电路中的ADI 的数字上变频芯片AD9957 和可控增益芯片AD8369 用于实现DAB 基带信号的上变频和信号放大。这套DAB 发射机电路板尺寸为100cm*160cm，经过测试，能很好的完成发射，具有较高的可靠性。

　　DAB 发射机是数字音频广播重要组成部分。DAB 技术是欧洲尤里卡项目之一，目前已经非常成熟.DAB 采用先进的数字技术，正交分频复用技术（OFDM），能以极低的数据传输率及失真下传送CD 质量之立体声节目，可解决传统模拟广播接收不良及干扰问题.DAB 发射系统包括信源编码。信道编码。时间交织。频率交织.OFDM 调制和射频部分。射频部分包括上变频和增益放大，用来把基带信号搬移到发射频率上并将其放大。

　　FPGA 技术不断进步，成本和功耗不断下降的同时性能和容量在大幅上升，FPGA 也代替MCU 越来越多的嵌入到系统中去。为了便于系统集成，本文设计FPGA 系统嵌入到DAB 发射系统中，使得开发变得方便灵活，同时也降低了成本。

　　FPGA 的SOPC 系统构成

解读FPGA芯片SOPC发射端电路设计第1张

　　该系统硬件框图如图1所示。系统中FPGA采用ALTERA 公司的CycloneIII 系列芯片EP3C16Q240C8N.FPGA 中的NiosII 软核处理器完成数据的控制和指令传送，还可以在FPGA 上实现OFDM 调制。配置芯片选用EPCS16，片外扩展存储器为IS42S16100-7T.框图中，功能电路是用来实现DAB 发射功能的，它包括数字上变频（其中已经包括A/D 和D/A 转换）。信号放大.USB 传输等。

　　根据DAB 发射系统设计可以得出系统中各个单元所需的资源：逻辑单元。寄存器。引脚。内存。乘法器单元。锁相环分别为8839.4719.104.202752bits.6和1.这款芯片为QPFP 封装。

　　配置电路

解读FPGA芯片SOPC发射端电路设计第2张

　　FPGA 芯片按配置速度快慢依次为：

　　AcTIve parallel（AP）模式.FaST passiveparallel（FPP）模式.AcTIve serial（AS）模式.Passive serial（PS）模式。另外还有用于调试的Joint Test AcTIon Group（JTAG）模式。本文FPGA 同时配置AS 模式和JTAG 模式。根据cycloneIII 的数据手册，配置方案由MSEL 引脚决定。当使用AS 和JTAG 两种方式时，MSEL［3:0］为“010”。如图2所示为ATERA 给出的AS 和JTAG 配置电路。AS

　　AS 模式是指FPGA 的EPCS 控制器发出读取数据的信号，从而把串行FLASH（EPCS系列芯片）的数据读入FPGA 中，实现对FPGA 的编程。配置数据通过FPGA 的DATA0引脚送入，数据被同步在DCLK 输入上，1个时钟周期传送1位数据。本文中选取的配置芯片EPCS16SI8，有16Mbits 的存储空间，可以支持DCLK 时钟工作在20MHz 和40MHz.JTAG 接口是一个业界标准接口，主要用于芯片测试等功能.ALTERA 的FPGA 基本上都可以支持JTAG 命令来配置FPGA 的方式，而且JTAG 配置方式比其他任何方式优先级高.JTAG 模式是将配置数据存储在SRAM，掉电后需重新下载。它与FPGA 的接口有4个必需的信号TDI，TDO，TMS 和TCK 以及1个可选信号TRST 构成。

版权与免责声明

本网转载并注明自其它出处的作品，目的在于传递更多信息，并不代表本网赞同其观点或证实其内容的真实性，不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时，必须保留本网注明的作品出处，并自负版权等法律责任。

如涉及作品内容、版权等问题，请在作品发表之日起一周内与本网联系，否则视为放弃相关权利。

标签：智能硬件 MCU fpga